2 个人 + 14 天 + 零代码：AI 从草稿造出一颗能跑的真芯片

综述

2 名人类工程师，只写自然语言的高层规格说明书；AI 在两周内从零生成完整硬件设计——RTL 代码、验证套件、固件——期间零人工介入，不使用任何现成商业加速器 IP，最后部署在 AMD Xilinx Versal FPGA 上，把开源大模型跑了起来。

这是 Architect Labs 论文《Redwood: A Frontier AI Accelerator Designed, Verified, and Deployed from Scratch in 2 Weeks by AI》描述的过程。更「反直觉」的一组数字是：改一次架构规格，AI 从重构→验证→部署回硬件只要 48 小时；研发峰值单日自动合入 115 次硬件改动；模块覆盖率 95%，首版 0 Bug。论文还给出一个展望：若转同等制程 ASIC，能效比可达英伟达 Jetson 的 3.4 倍（面向端侧 Physical AI / 低功耗场景）。

专业分析

「零代码」的正确读法：人类不写 RTL，但写「不可写错」的规格

标题里的「0 代码」容易被误读成人类什么都没干。真正的分工是：人类写高层规格（规格本身不容含糊），AI 写全部实现（RTL + 验证 + 固件）。这正是定律一所说的「验证决定自我改进的前沿」的硬件版——芯片设计之所以敢交给 AI，是因为它有最硬的验证器：仿真、形式化验证、覆盖率、上板测试。错了会当场爆炸，改不了口。

115 次/日与 48 小时：把「迭代速率」变成新参数

软件界的「AI 结对编程」只是把写代码变快；Redwood 让人工智能在硬件领域把「设计-验证-合入」整个循环自动化到日均上百次改动。这个量级下，人类工程师的角色从「写实现」变成「审规格、看结果、提下一次改版」——和模型打交道的层级整体上移了一层。48 小时改规格重部署，意味着架构探索的成本从「月」级降到「天」级，试错密度完全不同。

0 Bug 首版：别急着膜拜，先问验证器有多硬

首版 0 Bug 与其说是 AI 神迹，不如说是验证链路的胜利——95% 覆盖率 + 完整仿真 + 上板测试把错误挡在流片前。恰恰因为验证足够硬，AI 才有资格「自由发挥」。这也是为什么这轮「AI 造芯」叙事里，最该关注的不是生成模型多聪明，而是验证闭环多完整。

论文角落的「终极概念」：硅基飞轮

更值得细读的是论文角落的一句话：跑在第一代 Redwood 上的开源大模型，已经参与并介入下一代芯片的架构设计与代码生成。翻译过来就是——芯片在帮模型变强，模型在帮下一代芯片诞生，硬件自我递归演进的飞轮开始自转。第一代也许只是 FPGA 上的原型，但「用上一代算力设计下一代算力」的回路一旦闭合，节奏就和今天完全不同。

关联信息与影响

Redwood 与同期另一条新闻是同一个故事的两面：OpenAI 自研芯片底层加速算子——在 Triton 之上构建 Gluon 内核语言，其中复杂的硬件指令全部由 AI 自动生成。OpenAI 工程师对 SemiAnalysis 的坦白值得原样引用：「我们已无法理解 AI 代码。但这不重要——AI 理解它，AI 验证了它，它就是对的。」

这是软件工程史上底层汇编级代码第一次正式交棒给 AI，意图直指英伟达 CUDA 生态的二十年护城河。一边是创业团队用 AI 在两周内从零造加速器，一边是巨头用 AI 重写自己算子的最底层——「AI 理解并验证的代码可以信任」这个前提，正在同时被两家机构以不同方式押注。

未来展望

Redwood 打开的可能性分三层递进：短期，AI 参与的芯片设计会显著压低「专用加速器」的研发门槛——给 AI 一个不存在的加速器规格，它自己会把 RTL 写出来，专芯专用会从大厂专利变成小团队选项。中期，「设计-验证-部署」全自动闭环成熟后，芯片迭代从季度级走向周级，硬件的「软件化」速度会超出多数人的日历。长期，就是那个递归飞轮——算力自己设计自己的下一代，届时的瓶颈不再是谁能设计芯片，而是验证器与物理世界的极限在哪。

需要泼的冷水同样明确：FPGA 原型与流片之间还隔着良率、功耗、物理验证这些「AI 暂时改不动」的硬墙；能效 3.4× 是特定场景下的论文口径，不是普适数字。

信号强度

• 芯片创业者：两周出可部署原型意味着——先验证市场再流片成为可能，硬件创业的风险结构在变。
• 大型芯片厂：设计人力成本会被重新定价；「工程师写规格、AI 写实现」的组织形态会先在小团队试出方法论。
• OpenAI/英伟达们：Gluon 挑战的是 CUDA 生态入口；算子的底层语言正被 AI 重写，护城河的城墙第一次出现「AI 施工」的痕迹。
• 研究者：Redwood 是「验证闭环驱动自动生成」的极佳案例——同样的方法论可以平移回代码、验证与科学实验。
• 普通用户：短期内感受是「端侧设备能效更好、新品更快」；长期看，算力价格曲线的形状会因此改变。

信息局限说明：本文依据 Architect Labs 论文摘要/官方博客与新智元报道整理；14 天、115 次/日、48 小时、95% 覆盖率、0 Bug 与 3.4× 能效均为论文/媒体口径，尚未经第三方独立复现；FPGA 原型与流片产品间仍有工程距离。论文 arxiv.org/abs/2608.26418。